在數(shù)字世界，用戶存儲在SSD上的數(shù)據(jù)最終會被保存至非易失性存儲介質(zhì)，而存儲介質(zhì)的特性直接影響SSD的主控和固件設(shè)計。NAND Flash是當(dāng)前電子設(shè)備中常見的非易失性存儲介質(zhì)。在上一篇文章中，我們介紹了NAND Flash技術(shù)的演進歷程和未來探索方向（點擊查看），本篇文章將繼續(xù)為大家講解NAND Flash的基本原理和特性。

1、NAND Flash存儲單元及操作原理

NAND Flash的基本存儲單元是浮柵（Floating Gate）或電荷捕獲（Charge Trap）。以傳統(tǒng)閃存的浮柵晶體管為例，在源極（Source）和漏極（Drain）之間電流單向傳導(dǎo)的半導(dǎo)體上形成存儲電子的浮柵，它使用導(dǎo)體材料，上下被絕緣層包圍，存儲在浮柵極的電子不會因為掉電而消失。

存儲單元操作原理：通常將浮柵極里面沒有電子的狀態(tài)用“1”來表示，存儲一定量電子的狀態(tài)用“0”表示。

寫操作：在控制極施加一個大的正電壓，在控制極和襯底之間建立一個強電場，使電子通過隧道氧化層進入浮柵。

擦除操作：在襯底加正電壓，控制極和襯底之間建立一個反向的強電場，把電子從浮柵中“吸出來”。

讀操作：在控制極施加參考電壓使源極和漏極導(dǎo)通，確定存儲單元的導(dǎo)通狀態(tài)，從而讀取出存儲的信息。

存儲單元結(jié)構(gòu)示例圖

在擦寫過程中，需要在控制極與襯底之間建立強電場。隨著擦寫次數(shù)增加，隔離浮柵極電子的隧道氧化層效果逐漸減弱，導(dǎo)致電子進出浮柵極變得更容易，從而可能引發(fā)“0”、“1”翻轉(zhuǎn)。因此，閃存存在擦寫次數(shù)限制，通常用擦寫次數(shù)（Program & Erase Cycle, PEC）來衡量閃存的壽命。讀操作時施加的電壓較低，不足以損傷隧道氧化層，不會影響閃存壽命。

2、NAND Flash存儲模式

如果用一個存儲單元有無電子來區(qū)分“0”和“1”，則這種每個存儲單元存儲1位數(shù)據(jù)的閃存稱為SLC（Single Level Cell）。在通過邏輯方式提升存儲密度的過程中，先后出現(xiàn)了SLC、MLC、TLC和QLC等類型的閃存。

具體來說，存儲1位數(shù)據(jù)的閃存稱為SLC，存儲2位數(shù)據(jù)的稱為MLC（Multiple Level Cell），存儲3位數(shù)據(jù)的稱為TLC（Triple Level Cell），而存儲4位數(shù)據(jù)的稱為QLC（Quad Level Cell）

不同類型閃存的閾值電壓分布示例圖

對于SLC，判斷存儲單元的數(shù)據(jù)是“0”還是“1”，只需在控制極施加V_READ電壓；若晶體管導(dǎo)通則為“1”，否則為“0”。MLC、TLC和QLC的讀取更復(fù)雜，需要多次讀取才能確定數(shù)據(jù)，讀取次數(shù)越多，所需時間越長，這是提升存儲密度的代價之一。

此外，存儲密度提升還會降低寫入性能。每個存儲單元存儲的位越多，編程狀態(tài)越精細，即往浮柵極注入電子的控制越精細。

隨著狀態(tài)增多，數(shù)據(jù)對電子流失變得更敏感，而電子流失與隧道氧化層強相關(guān)：隔絕效果越好，電子就越不容易丟失；反之亦然。雖然提高存儲密度能存儲更多位數(shù)據(jù)，但會帶來性能下降、可靠性降低和壽命縮短等問題。

3、NAND Flash閾值電壓分布圖

每個存儲單元對應(yīng)一個閾值電壓，當(dāng)控制極施加的電壓大于該閾值時，晶體管導(dǎo)通；否則，晶體管截止。通過統(tǒng)計某個閃存頁或字線在不同閾值電壓下的存儲單元數(shù)量，并繪制成圖，就可以得到閾值電壓分布圖。

以一個編程好的MLC閃存頁的閾值電壓分布圖為例，橫坐標(biāo)表示閾值電壓，縱坐標(biāo)表示每個閾值電壓對應(yīng)的存儲單元數(shù)量。包含不同電子數(shù)的存儲單元對應(yīng)不同的閾值電壓，只要落在同一范圍內(nèi)，它們便屬于同一狀態(tài)。

MLC閾值電壓分布示例圖

為了正確讀取數(shù)據(jù)，我們希望各個狀態(tài)的閾值電壓與讀參考電壓不重疊，否則會導(dǎo)致誤判。如下圖所示，若狀態(tài)S2向左偏移（無色到深色），其閾值電壓與讀參考電壓V_R2部分重疊；如果仍用V_R2判斷是否導(dǎo)通，那么處于狀態(tài)S2的某些存儲單元可能會被誤判為S1，從而導(dǎo)致數(shù)據(jù)讀取錯誤。

閾值電壓分布左移示例圖

存儲狀態(tài)之間的距離越寬越好，這表示允許更多電子的意外流失或注入，從而提高閃存的容錯性。然而，隨著每個存儲單元存儲位數(shù)的增加，狀態(tài)數(shù)也增多，導(dǎo)致各狀態(tài)之間的間隔縮小，閃存的容錯率降低，可靠性變差。

閾值電壓分布圖的繪制具有重要意義。首先，它將抽象的閃存具象化，便于具體分析與閃存相關(guān)的問題。其次，它可以幫助調(diào)試閃存故障。例如，閾值電壓整體左移表明數(shù)據(jù)丟失是由于電子流失；右移則可能是意外注入電子；如果最右邊的“峰”缺失，則可能是由于異常掉電。

4、閃存可靠性問題

閃存的一般可靠性問題包括磨損、讀干擾、寫干擾和數(shù)據(jù)保持等。

--磨損

閃存塊的磨損程度通過擦寫次數(shù)（PEC）衡量，其實際使用壽命與糾錯算法強相關(guān)。隨著擦寫次數(shù)增加，浮柵極數(shù)據(jù)的可靠性降低，當(dāng)出錯數(shù)據(jù)超出控制器的糾錯能力時，閃存將不可用。為應(yīng)對磨損問題，SSD固件通常采用磨損均衡算法，使所有閃存塊均攤寫入，避免某些塊頻繁擦寫，導(dǎo)致SSD過早出現(xiàn)過多壞塊而失效。

--讀干擾

在讀取閃存頁時，為確保順利讀取目標(biāo)頁，需要在其他字線（Wordline，WL）上施加V_PASS電壓，這會導(dǎo)致這些WL上的晶體管發(fā)生輕微“編程”。隨著讀取次數(shù)增加，越來越多的電子進入浮柵晶體管，最終可能導(dǎo)致位翻轉(zhuǎn)（由1變?yōu)?）。當(dāng)翻轉(zhuǎn)的位數(shù)超出糾錯引擎的能力時，用戶數(shù)據(jù)可能會丟失。雖然讀干擾本身不會影響閃存壽命，但為解決讀干擾而進行的數(shù)據(jù)刷新操作會帶來額外寫入，導(dǎo)致寫放大，從而影響閃存壽命。

讀干擾原理示例圖

--寫干擾

寫干擾是指在編程某字線時，無需編程的存儲單元意外地被注入電子。當(dāng)在控制極施加較大電壓對字線上閃存頁編程時，可能導(dǎo)致不需要編程或已編程到位的存儲單元意外注入電子，導(dǎo)致目標(biāo)編程頁寫入錯誤數(shù)據(jù)。

--數(shù)據(jù)保持

數(shù)據(jù)存儲在晶體管中，浮柵極被絕緣體包圍，但隨著時間推移，存儲在浮柵的電子在本征電場作用下會透過絕緣體“逃逸”。尤其隨著隧道氧化層隔絕效果的逐漸減弱（擦寫次數(shù)增多），電子“逃逸”變得更容易。當(dāng)電子逃逸達到一定量時，位“0”可能翻轉(zhuǎn)為位“1”。如果位翻轉(zhuǎn)數(shù)超出控制器的糾錯能力，用戶數(shù)據(jù)可能會丟失。數(shù)據(jù)保持期的長短不僅與擦寫次數(shù)有關(guān)（擦寫越多，保持期越短），還與溫度有關(guān)：溫度越高，數(shù)據(jù)流失越快。

NAND Flash作為核心存儲技術(shù)，其基本原理和特性已被廣泛認知。隨著人工智能、5G、物聯(lián)網(wǎng)等新興技術(shù)的發(fā)展，NAND Flash面臨許多可靠性挑戰(zhàn)。然而，這些問題可以通過一些手段加以克服。存儲領(lǐng)域的從業(yè)者正積極探索，持續(xù)更新NAND Flash的應(yīng)用技術(shù)和新的可靠性解決方案。

關(guān)于云海芯科

四川云海芯科微電子科技有限公司是一家業(yè)界領(lǐng)先的數(shù)據(jù)存儲解決方案提供商，團隊核心成員深耕存儲行業(yè)15+年，擁有成熟的存儲產(chǎn)品研發(fā)上市經(jīng)驗。 公司扎根國產(chǎn)存儲，堅持產(chǎn)品和技術(shù)創(chuàng)新發(fā)展，擁有閃存管理、數(shù)據(jù)保護、硬件設(shè)計等多項SSD關(guān)鍵技術(shù)專利，具備存儲產(chǎn)品設(shè)計到開發(fā)的全流程交付能力，已推出NVMe和SATA全系列SSD產(chǎn)品，在HPC/HPDA、云計算、數(shù)據(jù)中心、虛擬化、人工智能等領(lǐng)域廣泛應(yīng)用，為金融、交通、通信、智能制造、互聯(lián)網(wǎng)、能源等行業(yè)提供高穩(wěn)定、高可靠的存儲解決方案。